Pipelining dan RISC (Reduce instruction Set Computer)

1.     Pipelining

Pipelining adalah suatu cara yang digunakan untuk melakukan sejumlah kerja secara bersama tetapi dalam tahap berbeda yang jalankan secara kontinu pada unit pemrosesan. Dengan cara ini, maka unit pemrosesan selalu bekerja. Teknik pipeline ini dapat diterapkan pada berbagai tingkatan dalam sistemkomputer. Seperti pada instruksi yang dijalankan oleh microprocessor.

2.     Reduced Instruction Set Computer (RISC)

Reduced Instruction Set Computer (RISC) Sebuah set instruksi RISC dibebaskan dari perintah yang kompleks – terutama mereka pada saat menggabungkan akses memori (perlahan) dengan operasi aritmatika (cepat). Dengan demikian, tingkat pipa prosesor (processor pipeline) dapat disetel dengan baik, langkah menjadi lebih pendek, pipeline dapat di clock lebih cepat dan dimanfaatkan lebih berimbang, karena jumlah “penyumbatan” (stalls) berkurang. Alhasil, karakteristik ini menghasilkan keuntungan besar dalam efisiensi. Kecuali itu, perintah sederhana juga dapat dikodekan dengan lebar yang seragam.

• Fitur Utama

1.     General purpose register dalam jumlah yang amat besar

2.     Menggunakan teknologi compiler untuk mengoptimalisasikan penggunaan register.

3.     instruction set yang sedikit dan sederhana

4.     Pendekatan optimum dalam intruksi pipeline

5.     Memimpin untuk:

·       Set eksekusi yang besar

·       Lebih banyak mode pengalamatan

Karakteristik RISC :

a.      Satu instruksi per siklus

b.     Operasi register to register

c.      Mode pengalamatan yang sederhana

d.     format instruksi yang sederhana

e.      Desain Hardwired (tanpa microcode)

f.      Format instruksi yang Fix.

g.     Prose compile yang cepat

2.     Pipelining pada RISC

a.      Terdapat berbagai macam instruksi pada register to register

b.     2 fase eksekusi

·       I : Instruction fetch

·       E : Execute : Operasi ALU dengan register input dan output

• Untuk load dan store

1.     I: Instruction fetch

2.     E: Execute: Mengkalkulasi alamat memori

•        D: Memory : Operasi Register to memori atau memori to register

Optimalisasi Pipelining

Percabangan yang dikenai delay

1.     Tidak akan ada efeknya sampai suatu eksekusiintruksi selesai.

2.     Instruksi percabangan ini akhirnya mengalami delay.

Refrensi

http://whatis.techtarget.com/definition/pipelining

http://gudanglinux.com/glossary/risc-reduced-instruction-set-computer/

jamilah.staff.gunadarma.ac.id/Downloads/files/35151/ARKOM.pdf